摘要： 你在 Libero SoC 中遇到的 CMP402 错误，是因为 PLL 的参考时钟引脚（CLKA）被配置为 Hardwired I/O（硬连线 IO） 模式。此模式下，FPGA 要求外部输入时钟信号只能连接到 PLL 的参考时钟端，不允许扇出（Fanout）到其他任何模块。但你的设计中，这路时钟除 阅读全文

摘要： 参考文档： PolarFire Family Clocking Resources The base clock for these PLLs comes either from a dedicated I/O (REFCLK) from Bank5 or one of the NW PLL out 阅读全文

摘要： PolarFire Family FPGA Security User Guide 每个器件都内置 温度与电压传感器（TVS）。 它会把内核温度和三路电源电压（1.0V / 1.8V / 2.5V）以数字形式上报给 FPGA 逻辑。 TVS 用一个 4 通道 ADC 实现。 4 个通道定义（原文） 阅读全文

摘要： fpga 闪灯程序， PS 版本 V4 Software Version: 2025.2.0.14 Programmer 'S200AN6ZQU' : JTAG TCK / SPI SCK frequency = 1 MHz programmer 'S200AN6ZQU' : FlashPro5 O 阅读全文

摘要： 工具 ： libero 2025.2.0.14 PolarFire SoC Icicle Kit 开发板 的 时钟源： 1、MSS 125Mhz 时钟源 2、100Mhz XCVR 高速串行收发器 专用时钟 3、Fabric 时钟 50Mhz 接入 到 BANK0 W12 引脚 4、芯片自带的时钟源 阅读全文

摘要： 选择 开发板 板载 50Mhz 时钟源 BANK0 W12 引脚 选择 40Mhz 输出 阅读全文

摘要： 参考手册： PolarFire Family Clocking Resources PolarFire 系列提供两个独立的片上 RC 振荡器（2 MHz 和 160 MHz），用于产生自由运行时钟。 PolarFire® SoC Datasheet Clock Conditioning Circui 阅读全文

摘要： 阅读全文

摘要： PolarFire SoC MSS Technical Reference Manual PolarFire SoC 的微处理器子系统（MSS）集成了一个硬核 DDR 控制器，以满足各种应用对内存解决方案的需求，这些应用具有不同的功耗和效率水平。 该 DDR 控制器与 MSS 外部的其他模块共同构成 阅读全文

摘要： 1、 在 libero 中 导出 FPExpress .job 文件 2、单独打开 FPExpress 2025.2 工具 3、菜单栏 → Project → New Job file 选择 刚刚 Libero 生成的 job 文件， 第二步 选择 工程 保存的路径 JTAG 接口 如需要 更改为 阅读全文