滞后曲线在半导体中的理解和应用

1.先来理解下什么是滞后曲线(hysteresis curve), 滞后曲线（hysteresis curve）是指在周期性加载下，系统的应变与应变率之间的关系曲线。当外力作用于系统时，系统会产生应变，而当外力去除后，系统的应变并不会立即恢复到初始状态，而是在一定范围内变化，形成一个闭合的曲线。这个闭合曲线反映了系统的能量损耗，主要发生在加载和卸载的过程中。滞后现象表明，系统的状态不仅与当前输入有关，还与其历史状态有关。其间能量的损失，其大小等于回路所包围的面积;

 

晶体管的滞后曲线，通常指其电流 - 电压（I - V）特性在电压扫描方向改变时出现的不一致现象，常见于 MOSFET 等器件的转移特性（I_D - V_GS）或输出特性（I_D - V_DS）曲线中

ΔV(hysteresis)=V(forward)-V(backward)

核心成因多为电荷俘获 / 释放、界面陷阱等时间依赖性效应。以下从核心概念、典型类型、成因与影响、抑制与应用等方面展开说明。

核心概念与典型表现

滞后曲线的核心是回滞现象：当电压正向扫描（如 V_GS 从低到高）和反向扫描（如 V_GS 从高到低）时，同一电流对应的电压存在差值，形成 “闭环” 或 “蝶形” 曲线，差值称为滞后宽度（ΔV_H），常用固定参考电流下的 ΔV_GS 定义。

• MOSFET 转移特性滞后：最常见，正向扫 V_GS 时阈值电压 V_TH 偏高，反向扫时偏低，曲线整体平移，源于 SiC/SiO₂等界面的陷阱电荷俘获 / 释放。
• MOSFET 输出特性滞后：低温或高 V_DS 下，I_D - V_DS 曲线出现 “kink”（扭结）前的滞后区，与衬底电流引发的耗尽层形成及载流子复合相关。
• 其他晶体管：有机薄膜晶体管（OTFT）、二维材料晶体管（如 MoS₂、GFET）因界面吸附物、极化电荷等，滞后更显著，宽度可达数伏。
• 主要成因

成因类别	物理机制	典型场景
界面 / 边界陷阱	半导体 - 介质（如 SiC/SiO₂）界面的受主 / 施主类陷阱俘获 / 释放电荷，改变有效栅压，导致 V_TH 漂移	MOSFET 常温 / 低温工作，SiC MOSFET 尤为明显
载流子俘获	沟道载流子被陷阱俘获，正向扫时陷阱充电，反向扫时放电，产生时间依赖性滞后	MOSFET、OTFT、二维材料晶体管
衬底电流效应	漏端雪崩产生的衬底电流引发耗尽层 “强制形成”，改变沟道电势分布，低温下更显著	MOSFET 低温（如 4.2K）高 V_DS 工作
吸附物 / 极化效应	石墨烯表面吸附水等偶极分子、铁电衬底极化电荷，导致栅压 - 载流子浓度关系滞后	GFET、二维材料晶体管

• 关键影响因素

  1. 温度：多数 MOSFET 滞后随温度降低而增强，高温下陷阱发射率提高，俘获电荷减少，ΔV_H 缩小。
  2. 扫描速率：慢速扫描时陷阱有足够时间充 / 放电，滞后更宽；快速扫描时滞后可能消失或反转（如 GFET）。
  3. 电压范围：V_GS/V_DS 越大，电场越强，陷阱俘获概率越高，滞后越显著。
  4. 器件结构：界面质量差(制程surface treatment不足, 材质film quality差导致易trap电子)、栅介质缺陷多(易trap住电子)、二维材料表面未钝化等，会加剧滞后。

  对电路的影响与应对

  • 负面影响：模拟电路中 V_TH 漂移导致偏置点不稳定；数字电路中引起噪声容限降低、时序抖动；传感器中造成测量误差。
  • 抑制方法
    • 工艺优化：改善界面质量（如退火、氮化物钝化），减少陷阱密度。
    • 电路设计：采用施密特触发器利用回差抗干扰；用正 / 负扫描补偿算法修正测量误差。
    • 工作条件：高温、快速扫描可减小滞后，需权衡功耗与速度。
  • 正向应用：用于非易失性存储器（如浮栅存储）、传感器（利用滞后敏感检测吸附物）、人工突触器件（模拟生物神经元的可塑性）。

  • 

  测量与表征方法

  1. 转移特性测量：固定 V_DS，以不同速率正 / 反向扫描 V_GS，记录 I_D，计算 ΔV_H（固定 I_REF 下的 ΔV_GS）。
  2. 输出特性测量：固定 V_GS，扫描 V_DS，观察 I_D - V_DS 曲线的 kink 与滞后区，评估衬底电流效应。
  3. 温度 / 速率扫描：改变温度、扫描速率，分析 ΔV_H 变化，判断滞后成因。

   

  而利用迟滞现象也有些应用，比如说 非易失性存储：电荷俘获型存储

  利用滞后的电荷俘获 / 释放机制实现数据存储，典型为浮栅 / 电荷陷阱存储器：
  1. 工作原理
     • 编程：高栅压注入电子到浮栅 / 陷阱层，使阈值电压 VTH 升高；
     • 擦除：反向电压释放电荷，VTH 降低；
     • 读取：通过 VTH 差异区分 “0”/“1”，滞后宽度对应存储窗口。
  2. 典型器件
     • Flash 闪存：基于 MOSFET 浮栅结构，滞后窗口决定存储密度与耐久性；
     • SONOS/CTF 存储器：用氮化硅陷阱层替代浮栅，工艺更简化，滞后更可控。
  3. 扩展应用
     • 二维材料晶体管（如 MoS₂）：利用界面陷阱的滞后实现柔性存储，适配穿戴设备