摘要： 加法架构理论延迟估算器 操作数个数 (N): 15 初始位宽 (W): 5 0 全串行 RCA 0 KSA 二叉树 0 Wallace Tree 串行级联: 延迟随 N 线性增长。每一位都需要等待低位的进位传播，属于时序瓶颈严重的原始结构。 KSA 二叉树: 通过加括号强制并行。虽然每一级都是 KS 阅读全文

摘要： 一直不明白emacs和shell的文档中为什么都是用M- 和 C- ( ^character)而不使用Alt-key和Ctrl-key，知道看到一篇文章才了然。之后细说一下这方面的地方ref：http://ergoemacs.org/emacs/modernization_meta_key.html 阅读全文

摘要： Verilog毕竟是硬件描述语言，使用Verilog这类HDL语言的目的始终是对电路的建模，并最终得到工具转换出来的实际电路，所以写代码的过程中要能抽象出对应的电路。 但同时，Verilog毕竟还是一种程序语言，就像其他程序语言一样，所以仍然需要熟悉它的语法特性，这样才可以在遇到不熟悉的代码风格时候，能抽象出相应电路或者找出建模过程中出错的地方。 本文关注于常见代码风格的建模效果以及综合是否改变仿... 阅读全文