会员
周边
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
duwenjie0915
博客园
首页
新随笔
联系
管理
订阅
2026年4月15日
FPGA调制解调2-锁相放大器-正交锁相测幅度和相位
摘要: 一、定义 锁相放大器是一种用于从极强噪声背景中提取和测量微弱交流信号的精密仪器。它的核心原理是相关检测,利用待测信号与一个纯净的参考信号在频率和相位上的相关性,来极大程度地抑制不相关的噪声。 二、正交锁相原理 输入信号:包含微弱的待测信号Asin(ωt+φ)。 参考信号:由DDS生成一个与待测信号同
阅读全文
posted @ 2026-04-15 09:59 FPGA硬件工程师
阅读(58)
评论(0)
推荐(0)
2026年4月14日
正点原子FPGA达芬奇学习10-IP核(1)PLL
摘要: 一、IP核 1.定义:Intellectual Property,知识产权,预先设计好的电路模块 2.分类:分为官方和自定义IP核,如FIFO,PLL,ROM 3.CMT:时钟管理单元 (1)PLL:锁相环 (2)MMCM:PLL+DCM(相位动态调整功能) 二、PLL(clock wizard)
阅读全文
posted @ 2026-04-14 12:00 FPGA硬件工程师
阅读(23)
评论(0)
推荐(0)
2026年3月19日
正点原子FPGA达芬奇学习7-Verilog语法(4)
摘要: 一、结构化建模 1.端口声明: 不能将input,inout,类型的端口声明为reg类型,因为reg类型的变量用于保存数值,而输入端口只反应与其相连接的外部信号的变化,不能保存信号值。 2.端口连接规则: 内部定义模块,外部实例化模块 3.模块调用语句 模块名 实例名(端口连接列表) 顺序端口连接:
阅读全文
posted @ 2026-03-19 12:06 FPGA硬件工程师
阅读(12)
评论(0)
推荐(0)
2026年3月17日
FPGA调制解调1-AM,FM,ASK,FSK,PSK,QAM
摘要: 一、AM调制解调 1. 2.通信系统中的原始信号(语音,图像信号)通常是低频型号,存在易衰减、易受干扰、传播距离短等问题 3.幅度调制AM: 用原始信号的幅度信息来调制一个频率较高的载波信号,而载波频率保持不变 二、FM调制解调 1.频率调制:用原始信号变化来控制高频载波的频率变化,而载波的幅度保持
阅读全文
posted @ 2026-03-17 20:54 FPGA硬件工程师
阅读(37)
评论(0)
推荐(0)
2026年3月13日
正点原子FPGA达芬奇学习6-Verilog语法(3)
摘要: 一、行为级建模 1.连续赋值语句:assign 2.过程赋值语句: initial:块间并发,块内顺序 always:块间并发,块内循环顺序执行,always@(*)表示全部输入信号 2.语句块(块是并发执行,但块内部是顺序执行!) 串行语句块:begin end 并行语句块:fork join(测
阅读全文
posted @ 2026-03-13 22:11 FPGA硬件工程师
阅读(9)
评论(0)
推荐(0)
正点原子FPGA达芬奇学习5-Verilog语法(2)
摘要: 一、数据流建模 1.连赋值语句:assign(线网类型(组合逻辑电路)) 二、行为级建模 1.过程语句(initial,always) (1)initial语句功能 (2)always语句 三、四选一多路选择器 四、复位操作(同步,异步是相对于时钟) 1.同步复位高有效(时钟上升沿,复位上升沿) a
阅读全文
posted @ 2026-03-13 18:21 FPGA硬件工程师
阅读(14)
评论(0)
推荐(0)
正点原子FPGA达芬奇学习4-Verilog语法(1)
摘要: 一、词法约定 1.空白符仅仅用于分隔标识符 2.注释 3.标识符:字母、数字、下划线,第一个字符必须是字母或者下划线 4.关键字 5.数值:0、1、x(不确定)、z(高阻) 6.整数:二进制(b)、八进制(o)、十进制(d)、十六进制(h) 7.实数:十进制表示法和科学表示法 二、数据类型 1.线网
阅读全文
posted @ 2026-03-13 14:03 FPGA硬件工程师
阅读(10)
评论(0)
推荐(0)
2026年3月12日
正点原子FPGA达芬奇学习3-二选一数据选择器
摘要: 一、二选一数据选择器 二、代码
阅读全文
posted @ 2026-03-12 20:36 FPGA硬件工程师
阅读(8)
评论(0)
推荐(0)
正点原子FPGA达芬奇学习2-点亮LED灯
摘要: 一、FPGA开发流程 二、FPGA工程管理 doc:文件夹,说明书,原理图 rtl:代码 sim:_tb仿真文件 prj:创建工程文件,约束文件 三、原理图 四、Modelsim的使用 Notepad++(rtl文件)->Modelsim(Vivado)->Compile(调试,有没有语法错误)->
阅读全文
posted @ 2026-03-12 14:37 FPGA硬件工程师
阅读(7)
评论(0)
推荐(0)
2026年3月10日
正点原子FPGA达芬奇学习1-Verilog HDL语言
摘要: 一、文件夹管理 doc:文件夹,说明书,原理图 rtl:代码 sim:_tb仿真文件 prj:创建工程文件,约束文件 二、专用名词 EDA(Electronic Design Automation:电子设计自动化) ASIC(Application Specific Integrated Circu
阅读全文
posted @ 2026-03-10 22:23 FPGA硬件工程师
阅读(16)
评论(0)
推荐(0)
公告