2021年3月6日
芯片难度
摘要： 非常多的人低估了这个挑战的难度，经常可以见到许多错误理解。中国芯片业的落后，看似是一个点，其实反映的是一大片。所以唯一的正道，就是把所有这些门类的基础都补上，都达到世界顶端。 西瓜视频 https://www.ixigua.com/6917167952609575431?wid_try=1 阅读全文
posted @ 2021-03-06 18:25 我爱茜茜公主 阅读(228) 评论(0) 推荐(0)
验证方法
摘要： 阅读全文
posted @ 2021-03-06 16:53 我爱茜茜公主 阅读(210) 评论(0) 推荐(0)
有的规则没有道理可将
摘要： 例如：reg类型的变量用在过程块中 例如：multiline comments may not be nested 阅读全文
posted @ 2021-03-06 14:58 我爱茜茜公主 阅读(66) 评论(0) 推荐(0)
数字集成电路与系统设计-电子科技大学-李广军教授
摘要： IC和PCB流程类比 肖克利半导体实验室 - 仙童 - 摄像 蒲公英 ASIC: 全定制：每一层自己做；PN结 半定制：用别人设计的；调用 PAL PLA PLD FPGA FPGA base on LUT or MUX VLSI 超大集成电路 流程和任务 - 前端、后端 验证70%时间 交换机例子 阅读全文
posted @ 2021-03-06 00:24 我爱茜茜公主 阅读(388) 评论(0) 推荐(0)
2021年3月5日
感谢数字集成电路三位老前辈
摘要： 香农、图灵、肖克利 阅读全文
posted @ 2021-03-05 23:13 我爱茜茜公主 阅读(90) 评论(0) 推荐(0)
2021年3月4日
综合及其相关基本概念
摘要： 逻辑综合：用EDA工具将设计从RTL到逻辑门级的转换过程 综合目的：时序、面积、功耗平衡 逻辑综合过程： 把HDL代码映射到与工艺库无关的模型上 对模型进行逻辑优化 映射到目标单元库，进行门级优化 阅读全文
posted @ 2021-03-04 20:14 我爱茜茜公主 阅读(225) 评论(0) 推荐(0)
verilog书写规范
摘要： b站、学堂在线 待完善 vectors向量 [ ] 行为级描述的基本结构 always、initial 组合逻辑用 = 时序逻辑用 <= 阅读全文
posted @ 2021-03-04 19:48 我爱茜茜公主 阅读(91) 评论(0) 推荐(0)
verilog if case注意的地方
摘要： 1、if 是否忘了else 2、case 是否忘了default 阅读全文
posted @ 2021-03-04 19:32 我爱茜茜公主 阅读(126) 评论(0) 推荐(0)
2021年3月3日
C语言中return可以跳出循环并且跳出函数，同时返回函数值
摘要： int foo (int n){ int i = 0; int j = 0; for (i = 0; i < 10; i++) { j += i; if (i == n) { return j; } }} int main (void){ printf ("p = %d\n", foo (7)); 阅读全文
posted @ 2021-03-03 19:23 我爱茜茜公主 阅读(1090) 评论(0) 推荐(0)
2021年3月2日
常用时序电路
摘要： 1、寄存器 2、计数器 阅读全文
posted @ 2021-03-02 22:50 我爱茜茜公主 阅读(366) 评论(0) 推荐(0)