2026年8月5日

摘要: 留白 #include <stdio.h> #include <sys/types.h> #include <sys/stat.h> #include <fcntl.h> #include <unistd.h> int main(int argc ,char *argv[]) { int fd; u 阅读全文
posted @ 2026-08-05 10:16 Doreen的FPGA自留地 阅读(4) 评论(0) 推荐(0)
 
摘要: 设备树Overlay 设备树 设备树(Device Tree)负责告诉Linux内核系统中存在哪些硬件设备、它们的地址、中断号以及驱动兼容性信息。 设备树是用于描述硬件的树形数据结构,其源文件为.dts(Device Tree Source)格式文本文件。文件以根节点(/)为顶层,向下延伸出 CPU 阅读全文
posted @ 2026-08-05 10:14 Doreen的FPGA自留地 阅读(5) 评论(0) 推荐(0)
 
摘要: 修改GHRD工程 要在FPGA侧产生中断,首先需要在硬件设计中添加一个支持中断输出的PIO外设,并将其中断信号连接到HPS的FPGA中断输入口上。 本教程基于DE25-Nano开发板的GHRD工程,其硬件设计框图可参考下图(截图来自https://github.com/altera-opensour 阅读全文
posted @ 2026-08-05 10:13 Doreen的FPGA自留地 阅读(4) 评论(0) 推荐(0)
 
摘要: 前言 本文将系统介绍Agilex 5 SoC FPGA中HPS端响应FPGA端中断的完整开发流程。首先深入解析GIC-600中断控制器的架构与中断映射机制;然后以DE25-Nano开发板为载体,从修改GHRD工程添加支持中断的PIO外设开始,逐步完成设备树配置、中断驱动程序开发,最终通过按键触发中断 阅读全文
posted @ 2026-08-05 10:11 Doreen的FPGA自留地 阅读(4) 评论(0) 推荐(0)

2026年7月28日

摘要: Altera设备树教程骤参考 https://www.rocketboards.org/foswiki/Documentation/HOWTOCreateADevicetreeForAgilexSoC 手动加载设备树。 DE25-Nano Linux Image 制作手把手教程:https://gi 阅读全文
posted @ 2026-07-28 11:17 Doreen的FPGA自留地 阅读(3) 评论(0) 推荐(0)

2026年7月24日

摘要: 开发基于https://github.com/johnnyfan1979/public_doc/blob/main/documentation/DE25_Nano/DE25%20Nano%20Build%20Linux%20image%20from%20scratch.md 设备树覆盖: // SP 阅读全文
posted @ 2026-07-24 17:55 Doreen的FPGA自留地 阅读(6) 评论(0) 推荐(0)
 
摘要: 手动加载步骤参考 https://www.rocketboards.org/foswiki/Documentation/HOWTOCreateADevicetreeForAgilexSoC 手动加载设备树。 自动加载的U-Boot脚本参考:https://github.com/johnnyfan19 阅读全文
posted @ 2026-07-24 17:29 Doreen的FPGA自留地 阅读(2) 评论(0) 推荐(0)

2026年7月16日

摘要: 设备树验证参考原文:https://www.rocketboards.org/foswiki/Documentation/HOWTOCreateADevicetreeForAgilexSoC 参考https://github.com/johnnyfan1979/public_doc/blob/mai 阅读全文
posted @ 2026-07-16 16:18 Doreen的FPGA自留地 阅读(8) 评论(0) 推荐(0)

2026年7月10日

摘要: 参考【教程】DE25-Nano 开发板HPS Boot First开发实践 调用quartus_pfg时一开始提示libboost_atomic-mt-x64.so.1.81.0库找不到, 后来又提示、libicui18n.so.69库找不到。 但是这些文件 在quartus/linux64目录下都 阅读全文
posted @ 2026-07-10 12:01 Doreen的FPGA自留地 阅读(5) 评论(0) 推荐(0)

2026年7月9日

摘要: 一、前言 Agilex 5 SoC FPGA集成了高性能的FPGA fabric与双集群ARM Cortex-A76/A55硬核处理器系统(HPS),为嵌入式开发者提供了兼具硬件可重构性与强大软件处理能力的异构计算平台。在这种异构架构中,根据系统复位后哪个域(FPGA或HPS)先获得控制权并完成初始 阅读全文
posted @ 2026-07-09 12:04 Doreen的FPGA自留地 阅读(13) 评论(0) 推荐(0)