摘要：
（1）QUESTION(ORCAP-1589): Net has two or more aliases - possible short?原因：器件默认管脚命名（NET名称）与所连接网络的NET名称不一致导致的措施：可忽略。或关闭Tools->Design Rules Check->Physica 阅读全文
posted @ 2023-11-08 14:22
花小宝宝
阅读(2421)
评论(0)
推荐(0)
摘要：
ERROR(ORCAP-36041): Duplicate Pin Name "VDD" found on Package 解决的方法如下：第一步，找到报错的元器件，然后选中，单击右键，选择“Edit Part”，进行元器件封装属性的编辑 这里还还要改一个值，即使name的名字，我们需要把这些标的一 阅读全文
posted @ 2023-11-07 11:01
花小宝宝
阅读(879)
评论(0)
推荐(0)
摘要：
下面做个检查说明 check single node nets——检查单节点网络； check unconnected bus net——检查未连接的总线网络； check no driving source and Pin type connect——检查驱动接收等Pin Type的特性，这些在高 阅读全文
posted @ 2023-11-06 15:51
花小宝宝
阅读(982)
评论(0)
推荐(0)
摘要：
SO、SOP、SOIC、MSOP、TSSOP、TSOP、VSSOP、SSOP、SOJ封装详解 1. 简要信息如下： 2. SOP和SOIC的规格多是类似的，现在大多数厂商基本都采用的是SOIC的描述： SOIC8有窄体150mil的（外形封装宽度，不含管脚，下同), 管脚间距是1.27mm，如下： 阅读全文
posted @ 2023-10-27 14:33
花小宝宝
阅读(318)
评论(0)
推荐(0)
摘要：
主要是find面板与options面板不要选错了就行,下图红色代表旋转TEXT,蓝色代表旋转PIN，参考作用 阅读全文
posted @ 2023-10-26 14:30
花小宝宝
阅读(570)
评论(0)
推荐(0)
摘要：
1 添加丝印层，丝印层有两个元素 添加阻焊层 添加钢网层 添钻孔层，钻孔层里可以添加一些其它元素，比如尺寸标注 以上是光绘文件添加完成 阅读全文
posted @ 2023-06-07 10:07
花小宝宝
阅读(731)
评论(0)
推荐(0)
摘要：
1.光绘输出前需要在PCB板上设置一个光绘输出的区域 下图是对光绘层输出做出设置 阅读全文
posted @ 2023-06-06 17:50
花小宝宝
阅读(355)
评论(0)
推荐(0)
摘要：
1，钻孔输出要做的准备， 基本上默认选择就可以，只需要更改下Format为钻孔的精度，一般设置为5, 回到PCB源文件下找到Gerber文件夹，再找到下图红色框里的文件（有些人设置的EXCEL表格的形式）到这里常规的圆形钻孔文件就生成了 这里介绍下不规则的悬空，比如椭圆形的钻孔，方形的槽孔怎么生成， 阅读全文
posted @ 2023-06-06 16:56
花小宝宝
阅读(1753)
评论(0)
推荐(0)
摘要：
1.点开层，找到尺寸标注对应的显示层，打上勾即可 阅读全文
posted @ 2023-06-06 16:18
花小宝宝
阅读(429)
评论(0)
推荐(0)
摘要：
1.钻孔符号输出之前需要对钻孔进行检查，是否有相同的钻孔有多个符号，如果有向南通钻孔有多个符号可以进行合并为一个符号 这里我们对相同钻孔进行合并 阅读全文
posted @ 2023-06-06 09:22
花小宝宝
阅读(458)
评论(0)
推荐(0)
摘要：
DRC：SMD PIN to route keepout spacing间距错误 第二步：将Design modes中的pin to route keepout 关闭 阅读全文
posted @ 2023-06-05 16:40
花小宝宝
阅读(408)
评论(0)
推荐(0)
摘要：
在我们在PCB完成后，我们会进行DRC检查，在铺铜网络存在显示时，找DRC标志符号不容易发现，如果要是把铺铜隐藏，PCB中只显示导线，焊盘，过孔。大大的减少了我们的检查DRC的困难。 下面我们来进行铺铜隐藏或显示操作 ，执行Setup> Preferences…如下图所示，只要把对应的命令勾上，铜片 阅读全文
posted @ 2023-06-02 10:30
花小宝宝
阅读(798)
评论(0)
推荐(0)
摘要：
设置DRC规则 所有规则，都在规则管理器里面设置。 DRC时，检查的项目都是根据规则管理器的约定来的。 所以，布线前或查看DRC前，都需要先确认规则管理器中设置了所有规则。 在规则管理器里面，将该设置的规则(e.g. 线宽，间距)都设置上。不知道的规则就用默认的。 设置分析模式 虽然规则已经设置好， 阅读全文
posted @ 2023-05-24 16:59
花小宝宝
阅读(2402)
评论(0)
推荐(0)
摘要：
忽略DRC主要有两种情况:1.这些DRC错误是因为约束管理器的设置不合理，存在不影响制板2.分批处理DRC，隐藏当前暂时不进行解决的DRC，使得界面更清晰 1.仅忽略单个DRC警告 光标移至需要隐藏的DRC处右键 点击waive DRC 点击OK即可忽略该DRC错误并隐藏其显示。 2.重新显示已忽略 阅读全文
posted @ 2023-05-24 15:13
花小宝宝
阅读(3034)
评论(0)
推荐(0)
摘要：
1.下面设定了等长规则，也设定了TARGET等长目标线，后面的进度条却不变颜色 2， 3.再回到CM里打开规则管理器的开关 阅读全文
posted @ 2023-05-24 11:02
花小宝宝
阅读(2022)
评论(0)
推荐(0)
摘要：
如果以上方法不行那就点下面这个再试试 还有一个点需要注意，在PCB文件夹下面会有一个LCK的文件，把这个文件删了就能正常保存了 3.这里做个说明 阅读全文
posted @ 2023-05-16 18:23
花小宝宝
阅读(2528)
评论(0)
推荐(0)
摘要：
1 此时添加PIN-PINR，这里是以LVDS为例 除了这个方法也可以用模型添加法去添加 阅读全文
posted @ 2023-05-16 16:15
花小宝宝
阅读(807)
评论(0)
推荐(0)
摘要：
以上的ddr-0-7的低八位数据已经创建了Match Group等长规则，下面图片里是设置需要控制的长度值 这里设置等长的值，一般设置10MIL,0.254mm 阅读全文
posted @ 2023-05-16 15:27
花小宝宝
阅读(798)
评论(0)
推荐(0)
摘要：
阅读全文
posted @ 2023-05-16 14:18
花小宝宝
阅读(141)
评论(0)
推荐(0)
摘要：
1，COPY命令复制无属性的过孔步骤，下面FIND面板选择过孔，右边Options里的Retain net of vias里勾去掉，如果要跟网络一起复制就勾上 按照图1里的操作，是无属性的过孔复制，但实际复制后是图2 里的样子，过孔自动带了VCC3V3的网络，其实是因其它层有Shape铺铜VCC3V 阅读全文
posted @ 2023-05-10 18:52
花小宝宝
阅读(2304)
评论(0)
推荐(0)
摘要：
allegro中任何一个DRC都可以通过show这个DRC的信息来解决问题，从DRC中会显示这个报错的原因已经是哪一类型的详细错误！ 这里是以VIA打在PAD上不提示DRC举例 1、Setup->Constraints->Constraint Manager->在弹出的页面:Analyze->:An 阅读全文
posted @ 2023-05-10 11:09
花小宝宝
阅读(2002)
评论(0)
推荐(0)
摘要：
Cadence Allegro如何设置撤销步数？1、打开Setup—User preferences，如下图所示： 2、 点击打开Ui文件夹中的Undo的子文件夹，在max_undo_memory文本框修改undo次数，如下图所示： 阅读全文
posted @ 2023-05-09 09:47
花小宝宝
阅读(534)
评论(0)
推荐(0)
摘要：
复制过孔与走线的时候需要注意的点是带网络和不带网络的区别 阅读全文
posted @ 2023-05-08 17:29
花小宝宝
阅读(223)
评论(0)
推荐(0)
摘要：
1.下面图片中，更改CM设计规则后的显示，看上去好像所有过孔好像全部都连接在铜皮上，分不清过孔实际到铜皮之间的距离 2，解决办法 3，下图更新之后过孔避让效果出来了 阅读全文
posted @ 2023-04-27 11:06
花小宝宝
阅读(297)
评论(0)
推荐(0)
摘要：
1 ， 2 3，框选所有的焊盘，如果只想单个焊盘全连接就单独选中想全连接的焊盘，这里是焊盘全选中 阅读全文
posted @ 2023-04-11 15:47
花小宝宝
阅读(850)
评论(0)
推荐(0)
摘要：
此方法不建议大家使用，比修改原理图重新导网表要麻烦些 1，设置软件 2，下图做个说明，任何与逻辑门相关的都是在LOGIC里修改 3 4.下图做个说明，这是以C0402为例，第4步的PACKAGE栏里填写封装，可以在Physical packages里面搜索查找 下面做一个错误提示说明，下图的错误信息 阅读全文
posted @ 2023-03-23 17:53
花小宝宝
阅读(3981)
评论(0)
推荐(0)
摘要：
上图设置好以后需要对它进行驱动，如下图 线距规则设置 上图设置完也要进行驱动 阅读全文
posted @ 2023-03-23 16:22
花小宝宝
阅读(270)
评论(0)
推荐(0)
摘要：
1，打开原理图 这里改原理图的ROOM,第一张原理图填写1,第二章原理图填2，以此类推 这里原理图改好后，重新导入第一方网表，然后切换到PCB文件 接下来是以个ROOM规则的设置 在PCB界面画两个方框，这里画两个方框代表两页原理图纸设置了ROOM 下图中第一个方框是第一张的原理图器件，第二个方框是 阅读全文
posted @ 2023-03-21 17:47
花小宝宝
阅读(827)
评论(0)
推荐(0)
摘要：
1，打开PCB-LIB封装文件，出走如下 保存一个PSM文件就好 阅读全文
posted @ 2023-03-21 17:14
花小宝宝
阅读(526)
评论(0)
推荐(0)
摘要：
WARNING(SPMHNI-192). WARNING(SPMHNI-192): Device/Symbol check warning detected.下面一般会给出解释, 继续往下看. WARNING(SPMHNI-194)WARNING(SPMHNI-194): Symbol 'DO-21 阅读全文
posted @ 2023-03-21 16:57
花小宝宝
阅读(4670)
评论(0)
推荐(1)
摘要：
1，如下图0402的封装丝印被删掉了 阅读全文
posted @ 2023-03-21 16:38
花小宝宝
阅读(123)
评论(0)
推荐(0)
摘要：
1，封装修改好 阅读全文
posted @ 2023-03-21 16:30
花小宝宝
阅读(242)
评论(0)
推荐(0)
摘要：
阅读全文
posted @ 2023-03-21 16:10
花小宝宝
阅读(64)
评论(0)
推荐(0)
摘要：
图1所示弯折的蓝线就是所谓的飞线，它表示的含意是我们导入的网表中两个PIN之间是有电气连接的，但我们还没有把两个PIN接起来（如图中所示，已经完成布线的网络连接是不会有飞线显示的）。 飞线的设置 飞线不代表电路的板的实际的电气连接，而是代表一种连接的需要。对于大部分PCB板来说，布板完成后板子上是不 阅读全文
posted @ 2023-03-21 15:21
花小宝宝
阅读(705)
评论(0)
推荐(0)
摘要：
阅读全文
posted @ 2023-03-21 15:18
花小宝宝
阅读(1032)
评论(0)
推荐(0)
摘要：
sym origin :鼠标单击元器件后，会自动跳到做封装时的0.0位置 boly center :鼠标单击元器件后，会自动跳到几何中心的位置 user pick :鼠标双击元器件后，注意用于移动和选择整个模块（光标点哪里，那里显示） sym pin # 和 symbol pin # :symbol 阅读全文
posted @ 2023-03-21 10:58
花小宝宝
阅读(1153)
评论(0)
推荐(0)
摘要：
allegro软件中如何同时高亮一组相同Value值的元器件呢 第二步，在右侧Options选项卡中选择好需要高亮的颜色，Find选项卡中的下方Find By Name栏选择Symbol Type，再点击more， 阅读全文
posted @ 2023-03-21 10:55
花小宝宝
阅读(707)
评论(0)
推荐(0)
摘要：
阅读全文
posted @ 2023-03-21 10:50
花小宝宝
阅读(115)
评论(0)
推荐(0)
浙公网安备 33010602011771号