会员
周边
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
Hello-FPGA
www.hello-fpga.com
首页
新随笔
联系
订阅
管理
上一页
1
···
4
5
6
7
8
9
10
11
下一页
2023年7月7日
Hello-FPGA CoaXPress 2.0 FPGA HOST IP Core Demo
摘要: 目录 Hello-FPGA CoaXPress 2.0 Host FPGA IP Core Demo 4 1 说明 4 2 设备连接 5 3 VIVADO FPGA工程 6 4 SDK工程 9 图 1‑1 VIVADO工程目录结构 4 图 1‑2 SDK工程目录结构 4 图 2‑1 ZCU102结构
阅读全文
posted @ 2023-07-07 16:50 Hello-FPGA
阅读(1918)
评论(9)
推荐(3)
2023年6月28日
Google Test Adapter安装
摘要: ## 背景 我有一个vs2015 的gtest 工程,编译完成后,需要gtest adapter帮我把测试列表显示出来,但是通过vs自带的工具或者网页下载安装遇到2个问题: 1、下载速度超级慢,慢到我能到火星再回来; 2、网页下载安装后,打开vs显示没有安装,依然不可用。https://market
阅读全文
posted @ 2023-06-28 11:01 Hello-FPGA
阅读(205)
评论(0)
推荐(0)
2023年6月14日
ZYNQ 启动过程简介 以及 ZYNQ 裸机生成BOOT.BIN
摘要: 背景 下图是ZYNQ的启动过程 上电复位等完成后,先执行BootRom,然后再根据MIO设定的启动方式选择对应从哪里启动,无论从哪里启动,都需要一个BOOT.BIN文件,对于裸机程序来说: BOOT.BIN应对包含如下信息: 1、FSBL 代码,后缀elf; 2、用户程序,后缀elf; 3、用户PL
阅读全文
posted @ 2023-06-14 11:34 Hello-FPGA
阅读(3709)
评论(0)
推荐(0)
ZYNQ SD卡 CDn管脚的作用
摘要: ## 什么 是CDn? card detect, active low,用于指示当前SD卡是否插入,主机通过检测CD脚的状态来识别当前SD卡的状态。 CD可以连接到MIO或者EMIO的任意空闲管脚,通常可以连接到MIO 10 ## CD 管脚在ZYNQ的启动中起到什么作用? 根据Xilinx的说法,
阅读全文
posted @ 2023-06-14 07:46 Hello-FPGA
阅读(1269)
评论(0)
推荐(0)
2023年6月13日
ZYNQ 裸机模式下修改默认uart端口
摘要: ## 背景 调试ZYNQ 裸机code, 调用 printf()后在UART端口无法看到打印信息输出,查看原理图后发现,板子用的UART 1作为默认串口调试接口,UART 0分配给了RS485使用,因此需要修改默认的STD 接口到UART 0,那么如何修改呢? ## 修改默认STD的UART 接口
阅读全文
posted @ 2023-06-13 17:19 Hello-FPGA
阅读(1042)
评论(0)
推荐(0)
2023年6月12日
CoaXpress downlink数据解析方法
摘要: ## 什么是downlink数据 downlink指的是相机传输到host采集卡的高速链路,其中包含了如下类型的数据: 1、Stream Data 2、Trigger Ack, Trigger; 3、Ack (reply data); 4、Event, Heartbeat 
评论(0)
推荐(1)
2023年6月11日
Xilinx GTH 简介 ,CoaXpress FPGA PHY 部分
摘要: ## 什么是GTH GTH 是Xilinx UltraScale系列FPGA上高速收发器的一种类型,本质上和其它名称如GTP, GTX等只是器件类型不同、速率有差异;GTH 最低速率在500Mbps,最高在16Gbps 
评论(1)
推荐(0)
2023年5月23日
CoaXPress 协议的CRC及其具体实现
摘要: CoaXPress CRC 在CXP协议中,CRC用在stream packet和control packet中,用于指示数据是否错误,如果是control packet, device发现CRC错误后应该给出CRC错误的回应。 下表是回应的packet格式,在高速数据链路downconnectio
阅读全文
posted @ 2023-05-23 09:59 Hello-FPGA
阅读(1098)
评论(0)
推荐(1)
2023年5月11日
SUB-LVDS 与LVDS 互联
摘要: SUB-LVDS 与 LVDS介绍 电气规范 今天有同学问SUB-LVDS输出是否能接到LVDS输入上,以前没用过SUB-LVDS,一起学习一下。 Sub-LVDS is a differential low-voltage standard that is a subset of LVDS, an
阅读全文
posted @ 2023-05-11 10:55 Hello-FPGA
阅读(3531)
评论(0)
推荐(0)
2023年5月10日
获取当前系统时间作为文件名
摘要: 这是非常常用的一个场景,我们是看一下具体写法 C语言 filename 就可以作为fopen()的入参使用; #include <stdio.h> #include <stdlib.h> #include <time.h> int main() { time_t t = time(NULL); st
阅读全文
posted @ 2023-05-10 09:35 Hello-FPGA
阅读(262)
评论(0)
推荐(0)
上一页
1
···
4
5
6
7
8
9
10
11
下一页