摘要： 类似半加器和全加器，也有半减器和全减器。半减器只考虑当前两位二进制数相减，输出为差以及是否向高位借位，而全减器还要考虑当前位的低位是否曾有借位。它们的真值表如下：对半减器，diff = x ^y, cin = ~x&y对全减器，要理解真值表，可以用举列子的方法得到，比如4’b1000-4b'0001,则第一位对应0 1 0 1 1第二位对应的是0 0 1 1 1从真值表中，可以得到 diff = ... 阅读全文

摘要： 两个一位的二进制数x,y相加，假设和为s，进位为cout，其真值表为： 从真值表中，我们可以得到：s = x^y, cout = x&y，实现两个一位数相加的逻辑电路称为半加器。 实现该电路的verilog代码如下：module halfadd(x,y,s,cout); input x; input y; output s; output cout; assign ... 阅读全文

摘要： 原文链接：https://mp.weixin.qq.com/s/BDe_OMK-r7ATZVSXrpAguw?逻辑门（Logic Gates）是集成电路设计的基本组件。通过晶体管或MOS管组成的简单逻辑门，可以对输入的电平（高或低）进行一些简单的逻辑运算处理，而简单的逻辑门可以组合成为更复杂的逻辑运算，是超大规模集成电路设计的基础。最基本的逻辑门有三种，即“与”、“或”、“非”，其符号如下图所示：... 阅读全文

摘要： Risc-V支持16位压缩格式，压缩格式立即数位数更少，能使用的寄存器也比较少，有些指令只能用常用8个整数寄存器（x8-x15）或者(f8-f15)。16 位指令只对汇编器和链接器可见，并且是否以短指令取代对应的宽指令由它们决定。编译器编写者和汇编语言程序员可以幸福地忽略 RV32C 指令及其格式，他们能感知到的则是最后的程序大小小于大多数其它 ISA 的程序。 为了能在一系... 阅读全文

摘要： RV32A/RV64A指令包括两类：AMO（atomic memory operation）指令，Load-Reserved/Store-Conditional指令 计算机体系结构中的存储器模型（或者说存储器一致性模型）主要分为三类：按序一致性模型，松散一致性模型，释放一致性模型。 更详细存储器... 阅读全文

摘要： Risc-V定义了可选的RV32M，它定义了整数乘法除法指令。总共8条指令。mulmul rd, rs1, rs2 //x[rd] = x[rs1] × x[rs2]乘(Multiply). R-type, RV32M and RV64M.把寄存器 x[rs2]乘到寄存器 x[rs1]上，乘积写入 x[rd]。忽略算术溢出。 func... 阅读全文

摘要： RiscV官方文档规范：https://riscv.org/specifications/ Risc-V文档包括：非特权指令集架构(最早称作用户层指令集架构)文档和特权指令集架构文档，下面这两个文件的官网链接。Unprivileged ISA SpecificationPrivileged ISA Specification 一些有用的文档，论坛和开源rtl实施链接： ... 阅读全文

摘要： 数据下载：http://archive.ics.uci.edu/ml/datasets/Adult数据描述：http://archive.ics.uci.edu/ml/machine-learning-databases/adult/adult.names这是针对美国某区域的一次人口普查结果，共32561条数据。具体字段如下表：字段名含义类型age年龄连续变量workclass工作类别分类变量，用... 阅读全文

摘要： 数据来源：http://archive.ics.uci.edu/ml/datasets/Combined+Cycle+Power+Plant数据描述：有四个输入特征，这些数据来自电厂，这四个特征和电量输入有关系，现在通过线性回归求它们之间关系的模型参数。- 温度，Temperature (T) in the range 1.81°C and 37.11°C,- 大气压，Ambient Pressu... 阅读全文

摘要： 一、引言 前面我们谈论到的算法都是在给定\(x\)的情况下直接对\(p(y|x;\theta)\)进行建模。例如，逻辑回归利用\(h_\theta(x)=g(\theta^T x)\)对\(p(y|x;\theta)\)建模，这类算法称作判别学习算法。 考虑这样一个分类问题，我们根据一些特征来区别动物是大象\((y=1)\)还是狗\((y=0)\)。给定了这样一个训练集，逻辑回归或... 阅读全文