摘要: 设计一个38译码器 项目文件编写: module my3_8( a, b, c, out ); input a; //输入端口A input b; //输入端口B input c; //输入端口C output reg[7:0]out; //输出端口 /* always块: '()'内部为敏感信号, 阅读全文
posted @ 2023-11-16 22:07 Yamada_Ryo 阅读(96) 评论(0) 推荐(0)
摘要: 1、assign 赋值语法以关键字assign开头,后面是信号名,可以是单个信号,也可以是不同信号网的连接。 assign为连续赋值语句,通常用于组合逻辑电路,例如: assign led_out = (key_in == 0)? a : b; 语法结构如下: assign <net_express 阅读全文
posted @ 2023-11-15 18:31 Yamada_Ryo 阅读(196) 评论(0) 推荐(0)
摘要: 设计一个定时器,能够支持以下功能: 1、该定时器的定时时间参数可以通过该模块的一个端口输入,通过调节端口上输入数据的值,就能修改其定时时间。 2、设置一个计数模式控制信号,当该信号为1时,设置为循环定时模式,当该信号为0时,设置为单次定时模式。 3、设置一个计数启动信号,在循环定时模式下,该信号为高 阅读全文
posted @ 2023-11-14 22:11 Yamada_Ryo 阅读(3026) 评论(0) 推荐(0)