摘要： 首先补充基本的，iic是线与（wire-and）接口，时钟线SCL数据线SDA在配置时都会使用开漏输出 可以靠io拉到0电平，1电平需要硬件设计外部上拉电阻。 总线空闲的时候SCL、SDA都是高电平， 起始信号 时钟线高的时候，数据线由高到低 结束信号 时钟线高的时候，数据线由低拉高 应答 接收方接 阅读全文

摘要： /*在调试dma的时候遇到不理解的问题，spi从机模式，接收主机的数据，第一个cs低电平搬运的数据是3个或5个FF 另外使用正常的操作，读取dma剩余字节，关闭dma，处理数据，重新初始化dma，不要这段数据了，因为每次接收数据不固定 执行这个操作时，dma第一次开启打不开，重新初始化也没用，关掉d 阅读全文

摘要： CRC计算的本质是对数据流进行一种二进制除法。关键在于：我们是先处理一个字节的最高有效位是（MSB），还是最低有效位（LSB） 直接模式/正向就是处理MSB，一个字节最高位bit7到最低位bit0 反转模式/反向则是LSB，先处理一个字节的最低位bit0，到最高位bit7 两者在计算时，初值，多项式 阅读全文

摘要： 在配置can的时候首先要在mcu模块的clock模块使能对应can的功能时钟和外设时钟 前面两个勾选则是对应进入低功耗模式时选择关闭功能时钟还是外设时钟，功能时钟关闭外设不工作，外设时钟关闭，对应总线不工作 还要配置对应can的时钟，以配置can的时候可以链接过去 can 配置canControll 阅读全文

摘要： #pragma once 在某些编译器下可以使用，编译时只进行一次本.h的初始化，放在.h开头 相比较#ifndef __HAND_H 而言，因为不用打开.h进行判断所以速度更快，但某些老编译器无法编译 #pragma pack(n) 对其结构体和联合体 例如 .#pragma pack(1) // 阅读全文

摘要： 功能时钟 fclk 给外设提供核心逻辑电路，停止fclk，外设无法工作 fclk例如 系统时钟为外设配置特定波特率，比如串口的，can的直接使用系统时钟不好配置，会进行分配，例如系统时钟100M，分频出50M给模块使用 外设时钟 pclk 提供给外设和cpu总线接口的时钟，停止pclk，cpu无法读 阅读全文

摘要： 网上的文章几乎没有讲怎么配置的大就说一下一些选项api之类的作用，一开始学的很难入手。 记录一下eb学习过程中的配置 想要配置一个完整的工程还是怪多的， 1.基本配置 像有一些我没有见过的名字，Base、Resouce、Platform，一开始看就会挺懵。 Base 就是选择用到什么os，但不会添加 阅读全文

摘要： 实际开发的过程中才发现有时候某个模块的id就上百个，再写应用的时候就难免操作几个标志位。但是总不能建一堆uint8吧，本来内存也不大，（有些mcu里好像没有_BOOL，都是在头文件里typedef的uint8或者int） 然后网上看到有位数组操作宏这东西，也不用写一堆，没学好真是，现在才知道。 大概 阅读全文

摘要： 换了新电脑，然后打算在安装keil，碰巧记得更新了，于是去官网下载了个5.43版本的。安装完在安装pack包时却一直卡在安装界面。 一直在这个界面，网上翻有没有同样情况的，发现一位大佬https://bbs.21ic.com/icview-3478796-1-1.html 里面提到在软件里面导入。于 阅读全文